]> 00000 $zero 00001 at 00010 $v0 00011 $v1 00100 $a0 00101 $a1 00110 $a2 00111 $a3 01000 $t0 01001 $t1 01010 $t2 01011 $t3 01100 $t4 01101 $t5 01110 $t6 01111 $t7 10000 $s0 10001 $s1 10010 $s2 10011 $s3 10100 $s4 10101 $s5 11000 $s6 10111 $s7 11000 $t8 11001 $t9 11010 $k0 11011 $k1 11100 $gp 11101 $sp 11110 $fp 11111 $ra 0 init 1 2 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 28 true 1#2#3#4#5#6 false 1 bit5_1and1 3 207 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 28 true 7#8 false 2 bit4_1and1 3 217 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 52 true 9#10 false 3 bit3_1and1 3 228 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 76 true 11#12 false 4 bit2_1and1 3 238 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100 true 13#14 false 5 bit1_1and1 3 247 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 124 true 15#16 false 6 bit0_1and1 3 255 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 145 true 17#18 false 7 bit5_2and1 217 312 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 28 true 19#20 false 8 bit5_3and1 37 160 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 211 false 55 false 9 bit4_2and1 228 320 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 52 true 21#22 false 10 bit4_3and1 60 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 222 false 0 false 11 bit3_2and1 238 330 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 76 true 23#24 false 12 bit3_3and1 82 160 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 231 false 0 false 13 bit2_2and1 247 342 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100 true 25#26 false 14 bit2_3and1 105 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 242 false 0 false 15 bit1_2and1 258 352 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 124 true 27#28 false 16 bit1_3and1 130 160 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 252 false 0 false 17 bit0_2and1 267 360 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 145 true 29#30 false 18 bit0_3and1 150 160 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 262 false 0 false 19 bit5_2and2 320 408 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 28 true 31#32 false 20 bit5_3and2 37 167 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 316 false 56 false 21 bit4_2and2 332 417 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 52 true 33#34 false 22 bit4_3and2 60 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 325 false 0 false 23 bit3_2and2 342 427 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 76 true 35#36 false 24 bit3_3and2 82 160 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 336 false 0 false 25 bit2_2and2 352 437 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100 true 37#38 false 26 bit2_3and2 105 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 346 false 0 false 27 bit1_2and2 362 446 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 124 true 39#40 false 28 bit1_3and2 130 168 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 357 false 0 false 29 bit0_2and2 372 457 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 145 true 41#42 false 30 bit0_3and2 152 167 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 367 false 0 false 31 bit5_2and3 418 502 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 28 true 43#44 false 32 bit5_3and3 37 167 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 412 false 57 false 33 bit4_2and3 426 511 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 52 true 45#46 false 34 bit4_3and3 60 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 422 false 0 false 35 bit3_2and3 436 521 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 76 true 47#48 false 36 bit3_3and3 82 165 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 432 false 0 false 37 bit2_2and3 446 531 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100 true 49#50 false 38 bit2_3and3 105 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 442 false 0 false 39 bit1_2and3 456 540 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 124 true 51#52 false 40 bit1_3and3 130 168 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 452 false 0 false 41 bit0_2and3 466 551 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 145 true 53#54 false 42 bit0_3and3 152 167 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 461 false 0 false 43 bit5_2and4 515 660 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 28 true 0 false 44 bit5_3and4 37 160 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 507 false 58 false 45 bit4_2and4 524 660 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 52 true 0 false 46 bit4_3and4 60 160 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 517 false 0 false 47 bit3_2and4 534 660 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 76 true 0 false 48 bit3_3and4 82 160 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 527 false 0 false 49 bit2_2and4 544 660 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100 true 0 false 50 bit2_3and4 105 167 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 537 false 0 false 51 bit1_2and4 554 660 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 124 true 0 false 52 bit1_3and4 130 158 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 547 false 0 false 53 bit0_2and4 564 660 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 145 true 0 false 54 bit0_3and4 152 158 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 557 false 0 false 55 and1_out 225 233 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 236 false 59#60 false 56 and2_out 225 249 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 341 false 63#64 false 57 and3_out 225 277 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 435 false 71#72 false 58 and4_out 225 418 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 532 false 75#76 false 59 and1_out2 245 332 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 236 false 61#62 false 60 regDst 242 795 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 239 true 0 false 61 and1_out3 340 443 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 236 false 69#78 false 62 regDst 244 577 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 336 true 0 false 63 and2_out2 261 302 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 341 false 65#69 false 64 or1_in1 345 574 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 255 true 0 false 65 and2_out3 312 355 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 341 false 66#68 false 66 and2_out4 365 377 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 341 false 67#70 false 67 and2_out5 390 470 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 341 false 0 false 68 or2_in2 345 574 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 360 true 80 false 69 memToReg 345 795 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 308 true 0 false 70 readMem 345 795 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 100#100#100 384 true 0 false 71 and3_out2 287 397 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 435 false 73#74 false 72 or1_in2 440 575 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 283 true 79 false 73 and3_out3 410 480 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 435 false 0 false 74 writeMem 440 795 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 100#100#100 403 true 0 false 75 branch 537 795 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 425 true 0 false 76 and4_out2 430 465 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 532 false 77 false 77 opALU0 537 795 100#100#100 100#100#100 100#100#100 100#100#100 100#100#100 255#0#0 470 true 0 false 78 OpAlu1 242 795 255#0#0 255#0#0 100#100#100 100#100#100 100#100#100 100#100#100 448 true 0 false 79 or1_out 640 795 100#100#100 100#100#100 100#100#100 255#0#0 255#0#0 100#100#100 266 true 0 false 80 writeReg 648 795 255#0#0 255#0#0 100#100#100 255#0#0 100#100#100 100#100#100 345 true 0 false